ID de l'article: 000075003 Type de contenu: Information et documentation de produit Dernière révision: 04/07/2019

Comment réaliser une simulation IBIS des broches de configuration des périphériques Cyclone® V et Arria® V GX ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Pour simuler des broches de configuration à l’aide de modèles IBIS pour Cyclone® les périphériques V, suivez les étapes ci-dessous pour choisir le modèle IBIS approprié. Le flux est similaire pour les périphériques Arria® V GX.

    1) Choisissez la broche de configuration que vous souhaitez simuler dans le Tableau 7-4 : normes d’E/S et force du lecteur pour les broches de configuration dans Cyclone Manuel du périphérique V

    2) Réduisez le modèle avec le fichier cyclone5 models.xls disponible chez IBIS MODELS pour appareils Intel en fonction des règles de l’exemple ci-dessous.

    Par exemple, pour l’broche DCLK, le tableau indique la norme E/S en tant que 3.0 V LVTTL et 12mA

    Appliquez les règles suivantes lors du choix du modèle IBIS

    · Sans suffixe _p => signifie diode de serre-ment (qui n’est pas utilisée pour les broches de configuration)

    · Sans s0 = taux de sew lent (pour les broches de configuration, la valeur par défaut est le taux de sew rapide)

    Par conséquent, vous vous retrouvez avec lvttl30 (cr³/crpio/cteu/ctpio)_d12s1.

    Les règles ci-dessus sont applicables à toutes les autres broches de configuration.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Cyclone® V
    FPGA Arria® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.