ID de l'article: 000075000 Type de contenu: Dépannage Dernière révision: 30/06/2014

Il est possible que le cœur IP 100 GbE ne maintienne pas le fossé moyen entre les paquets de 12

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Si une variation de cœur IP de 100 GbE possède les deux registres suivants Paramètres

  • L’insertion du CRC TX activée (bit [0] du CRC_CONFIG registre au 0x123 de décalage est défini)
  • Activer la pass-through du préâble TX activé (bit [0] de la Preamble Pass-Through Configuration registre à l'0x125 de décalage est défini)

le cœur IP peut ne pas maintenir un minimum moyen d’inter-paquets (IPG) de 12 pendant un trafic de bande passante de 100 %.

Ce problème ne se produit pas dans les variations des cœurs IP 40 GbE.

Résolution

Ce problème n’a aucune solution de contournement. Vous devez soit la repenser pour supprimer la nécessité d’une ou des deux fonctionnalités, ou vous devez tolérer le non-respect des IPG pendant un trafic bande passante de 100 %.

Une autre option consiste à utiliser le cœur IP 40-100GbE à faible latence dans votre conception au lieu du cœur IP 40-100GbE. La faible latence Le cœur IP 100 GbE est testé pour vérifier qu’il respecte les exigences de l’Ethernet d’un minimum IPG moyen de 12 lorsque ces deux fonctionnalités sont tournées Sur.

Ce problème sera résolu dans une version ultérieure des versions 40 et Fonction MAC et PHY MegaCore 100 Gbit/s Ethernet.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.