ID de l'article: 000074977 Type de contenu: Dépannage Dernière révision: 04/07/2016

Prédéfinie DisplayPort HBR TX Native PHY non aligné avec l’exemple de conception

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le prédéfinis DisplayPort TX Native PHY pour le taux de données HBR n’est pas aligné avec le Paramètres de l’exemple de conception DisplayPort. Le prédéfinis PHY natif configure le fichier TX local facteur de division d’horloge à 2, mais dans les paramètres de l’exemple de conception, l’horloge attendue division est 1. Ce problème entraîne la transmission des données série par DisplayPort au mauvais débit d’horloge.

    Résolution

    Pour résoudre ce problème, changez le facteur de division d’horloge local PHY TX natif de 2 à 1.

    Ce problème est résolu dans la version 15.1 Mise à jour 2 du cœur IP DisplayPort.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.