Depuis la version 2019.02.20. des directives sur la connexion des broches de la famille de Intel® MAX® 10 FPGA périphériques, les descriptions de la broche DEV_CLRn et de la broche DEV_OE ont été modifiées comme suit :
- DEV_CLRn — Intel vous recommande de lier la broche de DEV_CLRn à GND lorsque l’option Enable device-wide reset (DEV_CLRn) est désactivée et n’est pas utilisée comme une broche d’E/S.
- DEV_OE — Intel vous recommande de lier la broche DEV_OE à GND lorsque l’option Enable device-wide output enable (DEV_OE) est désactivée et n’est pas utilisée comme une broche d’E/S.
Ces modifications ont été apportées pour simplifier les directives de connexion des broches de la broche DEV_CLRn et de la broche DEV_OE afin d’éviter toute confusion.
Mais vous pouvez également lier la broche DEV_CLRn et la broche DEV_OE à VCCIO ou laisser ces broches sans connexion tant que l’option Enable device wide reset (DEV_CLRn) de l’option Enable device-wide output enable (DEV_OE) est désactivée et non utilisée comme broches d’E/S de l’utilisateur. Lorsque vous laissez l’broche de DEV_CLRn et que la broche du DEV_OE n’est pas connectée, il est recommandé de configurer ces broches dans un état trié en entrée avec une mise à l’arrêt faible.
Reportez-vous au document, Intel® MAX® directives de connexion des broches de la famille de périphériques 10 FPGA.