Dans la version 19.1 du logiciel Prime Pro Edition Intel® Quartus®, ce message d’erreur peut être indiqué dans les conceptions ciblant Intel Stratix® 10 périphériques comprenant une ou plusieurs instances du Intel FPGA IP LVDS SERDES. Cette erreur peut être signalée pendant l’exécution des étapes Fitter ou Timing Analyzer.
Pour contourner ce problème, assurez-vous que le Intel FPGA IP IOPLL est répertorié avant que le LVDS SERDES Intel FPGA IP dans l’onglet « Composants IP » de l’Intel Quartus Navigateur de projet. Vous pouvez autrement accéder aux affectations > paramètres... , puis choisir la catégorie «Analyseur de synchronisation » et réorganiser l’ordre des fichiers IP.
Une fois que l’ordre des fichiers IP est correct, procédez à l’installation du correctif suivant pour votre système d’exploitation :
- Téléchargez Intel® Quartus® correctif 0.19 Prime 19.1 Pro Edition pour Windows (.exe)
- Téléchargez Intel® Quartus® correctif Prime 19.1 Pro Edition 0.19 pour Linux (.run)
- Téléchargez le fichier ReadMe pour le correctif Intel® Quartus® Prime 19.1 Pro 0.19 (.txt)
Ce problème est résolu à partir de la version 19.2 du logiciel Intel® Quartus® Prime Pro Edition.