ID de l'article: 000074930 Type de contenu: Dépannage Dernière révision: 27/02/2014

Règle C105 : Le signal d’horloge doit être un signal global

Environnement

    Logiciel Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez voir les avertissements suivants lorsque vous exécutez l’outil Design Assistant dans le logiciel Quartus® II sur votre conception HPS compilée.

Résolution

Règle C105 : Le signal d’horloge doit être un signal global ; <hiérarchie>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk

Règle C105 : Le signal d’horloge doit être un signal global ; <hiérarchie>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk

Produits associés

Cet article concerne 6 produits

FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GT
FPGA SoC Cyclone® V SX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.