Configurez l’option logique PRESERVE_PLL_COUNTER_ORDER sur Activé pour cette PLL. Sinon, le concepteur peut vérifier l’utilisation de la PLL dans le fichier de rapport de compilation et ajustez le fichier de chaîne d’analyse de reconfiguration pour cibler le compteurs sélectionnés par Quartus II.
Pourquoi la reconfiguration PLL me donne-t-elle des résultats incorrects sur mes sorties d’horloge ?
1
Avertissement
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.