ID de l'article: 000074897 Type de contenu: Dépannage Dernière révision: 14/11/2014

La génération Qsys n’est pas prise en charge pour le deinterlaceur II et le deinterlaceur de diffusion

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les cœurs IP de Deinterlacer II et Broadcast Deinterlacer ne ne prend pas en charge la génération et la synthèse de Qsys. Ce problème affecte tout système utilisant le cœur IP de Deinterlacer II ou Deinterlacer de diffusion qui est généré dans la version 14.0 de Qsys Arria 10.

    Résolution

    Pour contourner ce problème, procédez comme suit :

    Générer les cœurs IP en isolation à l’aide d’une version antérieure de Qsys.

    Ajoutez ensuite le fichier HDL généré (situé dans la synthèse répertoire) au projet 14.0 Arria 10 Quartus II.

    Supprimez le fichier .qip associé du projet.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.