ID de l'article: 000074893 Type de contenu: Dépannage Dernière révision: 31/12/2013

Les registres de décalage PMA en boucle inverse pré-CDR et post-CDR sont-ils écrits uniquement sur les périphériques émetteurs-récepteurs Stratix V, Arria V et Cyclone V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, les décalages PMA de boucrage série inverse pré-CDR et Post-CDR sont écrits uniquement sur les périphériques émetteurs-récepteurs Stratix® V, Arria® V et Cyclone® V ?

Vous devez implémenter la logique personnalisée pour suivre l’état du bouctage série inverse.

Produits associés

Cet article concerne 8 produits

FPGA Arria® V GZ
FPGA Arria® V GT
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.