ID de l'article: 000074892 Type de contenu: Dépannage Dernière révision: 01/01/2015

Pourquoi l’analyseur de logique SignalTap® II affiche-t-il des données incorrectes lorsque la mémoire tampon d’acquisition se trouve dans les blocs M-RAM Stratix® II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’analyseur logique SignalTap II peut afficher des données endommagées sur des périphériques Stratix II lorsque la mémoire tampon d’acquisition est implémentée dans des blocs M-RAM avec les versions 4.1, 4.2 et 4.2 SP1 du logiciel Quartus II en raison d’un problème lié aux mémoires M-RAM Stratix II, comme décrit dans la feuille erratade la famille Stratix II FPGA .

     

    Ce problème est résolu dans le logiciel Quartus II à partir de la version 5.0, car la mémoire tampon d’acquisition n’est pas implémentée dans les blocs M-RAM.

    Dans les versions 4.1, 4.2 et 4.2 SP1 du logiciel Quartus II, vous pouvez modifier le type de RAM en blocs M4K ou M512 dans le fichier SignalTap(.stp)pour mettre en œuvre la mémoire tampon d’acquisition en dehors des blocs M-RAM.

    Vous pouvez également installer un correctif pour la version 4.2 SP1 du logiciel Quartus II. Contactez Altera applicationsde® pour le correctif 1.13. Le correctif 0.13 est également disponible pour la version 4.2 du logiciel Quartus II, mais Altera recommande de passer au niveau SP1 puis d’obtenir le correctif 1.13.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® II

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.