ID de l'article: 000074853 Type de contenu: Information et documentation de produit Dernière révision: 21/12/2019

Comment simuler l’Intel FPGA IP ASMI avec des modèles de mémoire internes et externes lors de l’utilisation des périphériques Intel® Arria® 10 et Intel Cyclone® 10 GX ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Composant générique
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Pour les cas d’utilisation du modèle de mémoire interne, nous ne prenons en charge actuellement que la simulation des Intel FPGA IP ASMI dans les périphériques Intel® Arria® 10 et Intel Cyclone® 10 GX avec le modèle flash du périphérique de configuration série EPCQL1024.

    Suivez les étapes de la section Résolution pour effectuer la simulation avec le modèle interne EPCQL (Remarque : cette simulation a été testée avec le logiciel de simulation Mentor Graphics* ModelSim* SE).

    Résolution
    1. Créez un modèle de simulation pour le bloc ASMI et définissez le paramètre enable_sim true dans le fichier :
      nom du répertoire <project>/<ASMIIP>/<altera_asmi_parallel_<quartus_version>>/<sim>/<ip_name>altera_asmi_parallel_<quartus_version>_<unique_ip_id>.v
    2. Créez un fichier testbench avec l’initialisation du bloc ASMI, comme illustré dans l’exemple suivant :

    <ip_name>_altera_asmi_parallel_<quartus_version>_<unique_ip_id> dut (

    .clkin (clkin), // clkin.clk

    .fast_read (fast_read), // fast_read.fast_read

    .rden (rden), // rden.rden

    .addr (addr), // addr.addr

    .read_status (read_status), // read_status.read_status

    .write (écriture), // write.write

    .datain (datain), // datain.datain

    .sector_protect (sector_protect), // sector_protect.sector_protect

    .sector_erase (sector_erase), // sector_erase.sector_erase

    .die_erase (die_erase), // die_erase.die_erase

    .w w w w.

    .read_rdid (read_rdid), // read_rdid.read_rdid

    .en4b_addr (en4b_addr), // en4b_addr.en4b_addr

    .ex4b_addr (ex4b_addr), // ex4b_addr.ex4b_addr

    .reset (reset), // reset.reset

    .sce (sce), // sce.sce

    .dataout (dataout), // dataout.dataout

    .busy (occupé), // busy.busy

    .data_valid (data_valid), // data_valid.data_valid

    .status_out (status_out), // status_out.status_out

    .illegal_write (illegal_write), // illegal_write.illegal_write

    .illegal_erase (illegal_erase), // illegal_erase.illegal_erase

    .read_address (read_address), // read_address.read_address

    .rdid_out (rdid_out) // rdid_out.rdid_out

    );

    1. Exécutez une simulation.

    Pour simuler avec un modèle de mémoire externe, procédez comme suit :

    1. Créez un modèle de simulation pour le bloc ASMI et définissez le paramètre enable_sim dans un fichier faux :
      nom IP <project répertoire>/<ASMI>/<altera_asmi_parallel_<quartus_version>>/<sim>/<ip_name>altera_asmi_parallel_<quartus_version>_<unique_ip_id>.v
    2. Créez un fichier testbench avec l’initialisation du bloc ASMI (comme illustré dans l’exemple de code précédent) :
    3. Créez un emballage pour une mémoire externe
    4. Dans un projet de simulation, compilez les fichiers suivants pour votre dossier de travail :
    • Modèle de simulation flash
    • emballage de conception asmi_sim_model
    • fichier testbench
    1. Exécutez une simulation.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Cyclone® 10 GX
    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.