Non, le pont FPGA vers HPS ne doit pas être réinitialisé à partir du logiciel. Les corrections suivantes sont apportées à la documentation.
Numéro 530449 : Manuel de référence technique du système de processeur dur Intel Stratix 10, version 2018.03.02. Chapitre 12 Gestionnaire de réinitialisation, Section 12.3 Signaux de réinitialisation.
f2s_bridge_rst_n devez avoir une note de bas de page. Cette note de bas de page doit indiquer : « Le logiciel ne doit jamais réinitialiser ce pont. Ce pont ne doit être réinitialisé que par la réinitialisation POR/COLD/WARM. »
Numéro 543408 : Manuel de référence de programmation de système de processeur dur Intel Stratix 10, version 2017.11.06. Page 7536, Section 2.31.10 i_rst_mgr_rstmgr.brgmodrst.fpga2soc description.
Changez la description du bit 2 « fpga2soc » comme suit : « Le logiciel ne doit jamais écrire 0x1 sur ce bit. Le logiciel ne peut écrire que 0x0 sur ce bit. »
Pas de solution de contournement/correctif.
Dans des cas d’utilisation normaux, le logiciel doit écrire 0x0 sur ce bit pour que ce pont ne soit pas réinitialisé. Si un client souhaite réinitialiser ce pont, il doit utiliser la séquence de réinitialisation POR ou COLD ou WARM.