ID de l'article: 000074823 Type de contenu: Dépannage Dernière révision: 01/01/2015

Pourquoi est-ce que je vois des échecs de lecture intermittents dans un bloc M4K Stratix® II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans les versions 4.2 et 5.0 du logiciel Quartus® II, les conceptions utilisant les blocs M4K dans les périphériques Stratix® II peuvent être sujettes à des échecs de lecture intermittents en raison d’un problème avec les paramètres de bits de configuration pour les blocs de mémoire M4K.

Résolution

Reportez-vous à la feuille d’errata de la famille FPGA Stratix® II pour une description du problème et une explication des configurations de mémoire qui peuvent être affectées. Ce problème n’affecte pas votre conception s’il est compilé dans les versions du logiciel Quartus® II 5.0 SP2, 5.1 ou supérieures.

Pour déterminer si votre conception spécifique est affectée par le problème, reportez-vous à la solution suivante : Comment puis-je savoir si ma conception est affectée par le problème Stratix® II M4K si j’utilise la version 4.2 ou 5.0 du logiciel Quartus® II ?

Produits associés

Cet article concerne 2 produits

FPGA Stratix® II
FPGA Stratix®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.