ID de l'article: 000074820 Type de contenu: Information et documentation de produit Dernière révision: 02/12/2013

Comment connecter les horloges de l’IP MegaCore Ethernet Triple-Speed (TSE) lorsqu’elle est implémentée dans Qsys

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Horloge
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque le MAC IP TSE est mis en œuvre à Qsys, les connexions d’horloge requises sont aussi détaillées ci-dessous :

    Nom Qsys : Description de l’interface dans le guide de l’utilisateur
    control_port_clock_connection = Clk (Horloge de l’interface de contrôle MAC)
    transmit_clock_connection= ff_tx_clk (Le Avalon®-Horloge ST TX)
    receive_clock_connection = ff_rx_clk (Horloge RX Avalon-ST)

    Nom du conduit Qsys exporté :
    _pcs_mac_rx_clock_connection_clk : rx_clk (Horloge RX de l’interface PHY)
    Nom du composant _pcs_mac_tx_clock_connection_clk : tx_clk (Horloge PHY Interface TX)

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.