ID de l'article: 000074818 Type de contenu: Dépannage Dernière révision: 06/01/2016

Puis-je exécuter une simulation VHDL pour ma conception de port racine Avalon-MM sous NCSim ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous essayez de compiler le testbench VHDL du port racine IP dur PCI® Express généré automatiquement à l’aide de NCSim, vous pouvez voir des erreurs telles que les suivantes :

    ncvhdl_p: *E,EXPTYP (./.. pcie_tb/simulation/pcie_tb.vhd,1459|10):

    ncelab: *F,EVNMRA: l’entité spécifiée \'WORK. PCIE_TB\' n’a pas d’architecture

    Résolution

    La simulation VHDL n’est pas prise en charge pour les variantes de port racine sous NCSim.

    Il n’est pas prévu que ce problème soit corrigé dans une future version du logiciel Quartus®.

    Produits associés

    Cet article concerne 12 produits

    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.