Lorsque vous essayez de compiler le testbench VHDL du port racine IP dur PCI® Express généré automatiquement à l’aide de NCSim, vous pouvez voir des erreurs telles que les suivantes :
ncvhdl_p: *E,EXPTYP (./.. pcie_tb/simulation/pcie_tb.vhd,1459|10):
ncelab: *F,EVNMRA: l’entité spécifiée \'WORK. PCIE_TB\' n’a pas d’architecture
La simulation VHDL n’est pas prise en charge pour les variantes de port racine sous NCSim.
Il n’est pas prévu que ce problème soit corrigé dans une future version du logiciel Quartus®.