Lors de la mise en œuvre de la reconfiguration partielle (PR) sur Intel® Arria® périphériques 10 AX016/AS016/AX032/AX032, la taille du fichier binaire brute (rbf) générée peut différer beaucoup lorsqu’elle est limitée à différentes positions de LogicLock dans Chip Planner, même avec la même taille de région LogicLock. Par exemple, l’installation d’une région PR LogicLock en bas dans Le planificateur de puces peut entraîner une taille de fichier rbf 10 fois supérieure à celle du planificateur de puces, ce qui entraîne un temps de configuration pr plus long.
Ce comportement est attendu pour les Intel Arria périphériques 10 AX016/AS016/AX032/AS032. Lorsque la région PR LogicLock se trouve en bas du périphérique, le rbf généré inclut tous les trames du haut vers la région pr, de sorte qu’il est prévu de générer un fichier rbf beaucoup plus important.
Si vous êtes sensible au temps de configuration des PR, limitez les régions de LogicLock au haut du périphérique pour obtenir un fichier rbf plus petit.