Problème critique
L’exemple de conception de l’unité de contrôle du processeur Nios II ne génère pas le produit nécessaire Fichier XML dans le répertoire de débogage STP (/ed_nios/jesd204b_ed_qsys/altera_jesd204_tx_mlpcs_160/synth/débogage/stp). Les fichiers TCL et XML sont tous les deux requis pour la génération de fichiers SignalTap (STP), mais le le répertoire STP de débogage ne contient que le build_stp.tcl Fichier.
L’exemple de conception de l’unité de contrôle automatique RTL State et le cœur IP autonome JESD204B génération ne sont pas affectées.
Générer un cœur IP JESD204B autonome avec les paramètres suivants :
Options de wrapper : Base et Phy
Chemin de données : Duplex
Le répertoire de débogage STP du cœur IP que vous générez doit inclure à la fois le build_stp.tcl et fichiers jesd204b_base_phy_duplex.xml.
Vous pouvez également vous référer aux étapes décrites dans le Guide de l’utilisateur du cœur IP JESD204B, «Créer un fichier de débogage SignalTap II pour correspondre à votre conception Rubrique « Hiérarchie». Lorsque vous générez le fichier STP dans l’exemple de conception déboguez le répertoire STP, pointez le commutateur d’entrée de fichier XML -xml_file à votre répertoire de débogage STP de cœur IP JESD204B autonome (/altera_jesd204_tx_mlpcs_160/synth/debug/stp/jesd204b_base_phy_duplex.xml).
Ce problème sera résolu dans une version ultérieure.