ID de l'article: 000074759 Type de contenu: Dépannage Dernière révision: 12/09/2012

Pourquoi le signal rx_st_err continue-t-il de générer une valeur inconnue (« X ») pendant Stratix simulation de cœur V PCIe ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un bogue dans le Stratix cœur IP dur V PCIe, le signal rx_st_err est attribué incorrectement dans le fichier « altpcie_sv_hip_ast_hwtcl.v ».
    Résolution

    Pour contourner ce problème, ouvrez le fichier « altpcie_sv_hip_ast_hwtcl.v » puis trouvez et modifiez la ligne suivante :
    De:

    assigner rx_st_err = |rx_st_err_int[3:0];

    À:
    attribuer rx_st_err = rx_st_err_int[0] ;

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V
    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.