ID de l'article: 000074752 Type de contenu: Messages d'erreur Dernière révision: 03/02/2015

Erreur interne : sous-système : U2B2_CDB, fichier : /quartus/db/u2b2/u2b2_nf_simple_blc_utils.cpp, ligne : 126 Essayer d’vertir le port /xhip_block_3_0:pin_perst_n, qui ne se connecte pas à RPI mux !

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans les versions 14.1 et antérieures du logiciel Quartus® II, vous pouvez constater cette erreur lors de la compilation d’une conception Intel® Arria® 10 FPGA contenant un IP dur pour PCI Express (PCIe) où la logique est placée entre la broche nPERST et l’IP dure pour PCI Express (PCIe) Intel FPGA IP cœur.

Résolution

Supprimez toute logique située entre la broche nPERST et l’IP dure pour PCI Express (PCIe) Intel FPGA IP cœur, car cela n’est pas pris en charge.

Ce message d’erreur devrait être amélioré dans le logiciel Quartus® II v15.01.

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.