ID de l'article: 000074723 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi reçois-je un message d’avertissement « Impossible d’atteindre la configuration minimale et les exigences de temps de conservation » pour le altpll_reconfig mégafunction ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Le retard de routage du scanclk de la batterie logique à la PLL peut être supérieur au retard de routage des scandata de la batterie de logiques à la PLL. Par conséquent, vous devez protéger votre conception contre un temps d’attente positif. L’horloge scandata depuis le bord descendant du scanclk protègera contre un temps de maintien positif en donnant un temps d’installation de la demi-cycle et un temps de hold time demi-cycle. L’analyseur de synchronisation Quartus® II ne détecte pas l’inversion du scanclk lorsqu’il est alimenté par altpll_reconfig.

Afin d’empêcher l’analyseur de synchronisation Quartus II de signaler des violations du temps de hold-time avec le altpll_reconfig mégafunction, effectuez un paramètre d’horloge inverti sur le registre de numérisation alimenté par scanclk.

Pour plus d’informations sur la configuration des paramètres d’horloge, reportez-vous au chapitre TimeQuest Timing Analyzer (PDF) ou à l’Analyseur de synchronisation classique (PDF) dans le volume 3 du manuel de Quartus II.

 

Produits associés

Cet article concerne 2 produits

FPGA Stratix®
FPGA Stratix® GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.