ID de l'article: 000074707 Type de contenu: Dépannage Dernière révision: 05/09/2018

Les affectations WILDcard LLR se traduisent par des ports de périphérie de réseau non limités au LLR

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Lorsque vous compilez une conception qui utilise des wildcards dans la région LogicLock (LLR) affectations, les wildcards ne sont pas très précises et la limite de reconfiguration partielle les ports ne sont pas limités au llR.

Par exemple, la cession llR suivante n’est pas très précise :

auto|dir[*]~IPORT

Résolution

Pour éviter ce problème, vous devez développer manuellement chaque wildcard et créer des affectations pour chaque nœud.

Par exemple, développez l’exemple précédent de affectation LLR comme suit :

auto|dir[0]~IPORT

auto|dir[1]~IPORT

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.