Pour les périphériques 10 et Intel® Cyclone® 10 GX Intel® Arria®, lorsque vous utilisez des Intel FPGA IP LVDS SERDES avec configuration PLL externe dans Intel® Quartus® logiciel Prime Pro Edition, il est possible que vous trouviez l’erreur ci-dessous lors de l’analyse de synchronisation lors de l’exécution de « Report RSKM ».
Erreur Tcl : ERREUR : l’argument est une collection comportant plusieurs objets. Spécifiez une collection possédant un objet. lors de l’exécution de « get_clock_info -period get_clocks [index $fclk_setting_name 0]]
Pour éviter cette erreur, ajoutez la commande ci-dessous dans le fichier sdc.
derive_pll_clocks - create_base_clocks
Ces informations ont été ajoutées au Guide de l’utilisateur Intel® FPGA IP LVDS SERDES : analyse du timing des périphériques Intel® Arria® 10 et Intel® Cyclone® 10 GX lors de l’utilisation des horloges PLL Core