ID de l'article: 000074664 Type de contenu: Dépannage Dernière révision: 06/08/2019

Quelles sont les notes maximales absolues pour les périphériques VCCFUSEWR_SDM, VCCPLLDIG_SDM, VCCPLL_SDM, VCCADC, VCCIO_UIB et VCCM_WORD pour les périphériques FPGA Stratix® 10 ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Composant générique
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les cotes maximales absolues pour VCCFUSEWR_SDM, VCCPLLDIG_SDM, VCCPLL_SDM, VCCADC, VCCIO_UIB et VCCM_WORD sont manquantes dans la fiche technique du périphérique FPGA Stratix® 10.

Les informations de notation maximale absolue sont les suivantes :

Description du symboleCondition Unitémaximaleminimale
VCCPLLDIG_SDMSecure Device Manager (SDM) bloque l’alimentation numérique PLL.--0.501.21V
VCCPLL_SDMBloc SDM Alimentation analogique PLL--0.502.19V
VCCFUSEWR_SDMBloc d’alimentation pour l’écriture de blocs de fusibles--0.503.19V
VCCADCAlimentation du capteur de tension ADC--0.502.19V
VCCIO_UIBAlimentation pour le bus d’interface universel entre le cœur et la mémoire HBM2 embarquée--0.301.50V
VCCM_WORDBloc d’alimentation pour la mémoire HBM2 embarquée--0.303.00V
Résolution

Les informations ci-dessus devraient être ajoutées dans une prochaine version de la fiche technique du périphérique FPGA Stratix® 10.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.