ID de l'article: 000074654 Type de contenu: Messages d'erreur Dernière révision: 11/12/2015

Erreur (14566) : ne pouvait pas placer 1 composant(s) lents en raison de conflits avec les contraintes existantes

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que cette erreur se trouve dans le Quartus® Logiciel Prime pour votre Arria® V ou Cyclone® Conception basée sur le V si vous pilotez un fPLL et un utilisateur supplémentaire logique provenant de la même broche d’horloge de référence.

 

 

Résolution

Pour éviter cette erreur, insérez un bloc de contrôle d’horloge (ALTCLKCTRL) megafunction entre la broche d’horloge de référence et le fPLL et la logique de l’utilisateur.

Pour plus d’informations sur l’utilisation de cette IP, reportez-vous au guide de l’utilisateur megafunction (PDF) du bloc de contrôle de l’horloge (ALTCLKCTRL)

 

 

 

 

Produits associés

Cet article concerne 11 produits

FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA Arria® V GT
FPGA SoC Arria® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GZ

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.