ID de l'article: 000074628 Type de contenu: Dépannage Dernière révision: 15/03/2019

Pourquoi le Parallel Flash Loader II ne peut-il pas Intel® FPGA IP configurer Intel® Stratix® 10 périphériques ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
  • Pilote de logiciel parallèle Fast Passive MicroBlaster™
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le Intel® FPGA IP PCHARGEI (Paraller Flash Loader II IP) vérifiera d’abord si CONF_DONE est faible. L’IP ne procédera pas avec la configuration s’il est déjà élevé. C’est pourquoi PSISTANCE IP ne peut pas configurer Intel® Stratix® 10 périphériques.

    Résolution

    Vérifiez si CONF_DONE est tirée vers le haut à mesure que CONF_DONE et que INIT_DONE ne sont plus nécessaires pour être tirées jusqu’à VCCIO_SDM.

    Notez que les SDMIO_0 et les SDM_16 sont initialement désactivés. Il est donc possible qu’un niveau de tension intermédiaire par pull-up et une résistance interne à la décharge entraîne une défaillance de la configuration lors de l’utilisation de PLSI IP.

    Les moniteurs PVOLTI IP CONF_DONE signal bas comme état de démarrage. Cette exigence a été modifiée pour Intel® Stratix® 10 appareils.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.