Cet avertissement apparaît lorsque le cœur IP de diagnostic SEU inclus dans le pack de données de sécurité fonctionnelle (FSDP) est utilisé dans les conceptions Stratix® III, Cyclone® IV E et Cyclone® IV GX FPGA avec le Diviseur de fréquence de vérification d’erreur défini sur une valeur autre que 1.
Les versions affectées du logiciel Quartus® II sont 11.0 SP1 et 14.1SP1.
Le logiciel Quartus II le signale à titre d’avertissement, car le paramètre de diviseur de fréquence de vérification de redondance yclic (CRC) défini dans les options Device and Pin (Périphérique) et Pin (Device and Pin ) n’est pas connecté au CRCBLOCK à l’intérieur du cœur IP. Par conséquent, l’IP de diagnostic SEU indique par défaut une valeur de 1 pour le diviseeur.
Lorsque vous instancrez le cœur IP de diagnostic SEU avec des fichiers HDL, accédez à dip_seu_check.v et remplacez les lignes ci-dessous par du code mis à jour pour les versions 11.0 SP1 et 14.1 SP1 du logiciel Quartus® II.
Lors de l’activation instantanée du cœur IP de diagnostic SEU à partir du Platform Designer, mettez à jour le code comme indiqué ci-dessous et assurez-vous que l’IP n’est pas rempilée au cours de la compilation, de sorte que le code source n’est pas restauré à l’état d’origine.
| Pour le logiciel Quartus® II version 11.0 SP1 | ||
|---|---|---|
| Ligne nº | Code existant | Remplacer par |
| Ligne 183 | stratix_crcblock crcblock ( | stratix_crcblock ( .oscillator_divider (*) ) crcblock ( |
| Ligne 193 | stratixiii_crcblock crcblock ( | stratixiii_crcblock # ( .oscillator_divider (*) ) crcblock ( |
| Pour sofware Quartus® II version 14.1 SP1 | ||
| Ligne 210 | cycloneive_crcblock crcblock ( | cycloneive_crcblock # (.oscillator_divider (error_check_frequency_divisor) ) crcblock ( |
| Ligne 220 | cycloneiv_crcblock crcblock ( | cycloneive_crcblock # (.oscillator_divider (error_check_frequency_divisor) ) crcblock ( |
* désigne toute valeur de diviseur de fréquence d’erreur CRC autorisée par la loi, prise en charge par la famille concernée et spécifiée dans le guide de l’utilisateur.
Cette date sera corrigée dans une prochaine version du logiciel Intel® Quartus® Prime.