ID de l'article: 000074606 Type de contenu: Dépannage Dernière révision: 15/12/2014

La simulation VHDL peut tomber en panne pour PHYLite IP Core lors de l’utilisation de simulateurs Modelsim ou Questasim

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

La simulation VHDL peut tomber en panne pour le cœur IP PHYLite.

Ce problème est spécifique à la simulation VHDL et affecte le Cœur IP PHYLite dans le logiciel Quartus II version 14.1.

Résolution

Utilisez la version 10.3e du simulateur Modelsim ou Questasim ou éteignez l’optimisation dans le simulateur en utilisant l’indicateur -lpt -.

Ce problème sera résolu dans une version ultérieure du Quartus Logiciel II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.