ID de l'article: 000074603 Type de contenu: Messages d'erreur Dernière révision: 23/08/2011

Erreurs lors de la modification des émetteurs v7.2 ou antérieurs dans la version v8.0

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Si vous modifiez un émetteur MegaCore 64 ou 128 bits v7.2 ou antérieur variation dans le plug-in v8.0 ou MegaWizard de version ultérieure, l’entrée PLL la fréquence est définie sur 1 MHz, ce qui est incorrect.

Ce problème affecte les émetteurs 64 et 128 bits.

Il n’y a pas d’impact sur la conception.

Résolution

Pour contourner le problème, procédez comme suit :

  1. Cliquez dans la boîte de dialogue Débit de données LVDS Boîte.
  2. Appuyez sur Entrée.

Le paramètre de fréquence d’entrée PLL réinitialise les données de valeur correctes taux divisé par le facteur de desserialisation.

Ce problème ne sera jamais résolu.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.