Problème critique
Les signaux DQS et DQSn génèrent une impulsion supplémentaire après une écriture pour les conceptions utilisant la DDR de demi-taux ou la DDR2 SDRAM avec architecture HPC.
Car le contrôleur affirme que la broche DM est haute après l’écriture rafale, l’impulsion supplémentaire ne fait pas écrire de données incorrectes dans la mémoire.
Ce problème affecte tous les modèles qui utilisent un DDR ou un DDR2 demi-taux SDRAM avec architecture HPC et cible Arria II GX, Stratix III, ou Stratix périphériques IV.
Si votre carte n’utilise pas de broches DM, des données incorrectes peuvent être écrit dans la mémoire.
Utilisez plutôt l’architecture HPC II.
Ce problème sera résolu dans une version ultérieure de la DDR et Contrôleurs SDRAM DDR2 avec IP ALTMEMPHY.