Lorsque vous lisez le registre RU_RECONFIG_TRIGGER_CONDITION des périphériques Cyclone® IV au 0x18 de décalage d’adresse en mode image d’usine, il est possible que vous obteniez la valeur 0x0 même si une erreur s’est produite lors de la mise à jour de l’image de l’application.
D’après le Guide de l’utilisateur de l’IP d’Intel® FPGA mise à jour à distance, tableau 20, les deux derniers bits du décalage d’adresse représentent les signaux read_source. Ainsi, le décalage d’adresse 0x18 les deux derniers bits est 00, qui fait référence au contenu d’état actuel dans le registre d’état. C’est la raison pour laquelle vous verrez la valeur du registre RU_RECONFIG_TRIGGER_CONDITION 0x0 lors de la lecture à l'0x18 de décalage d’adresse.
Vous devez écrire le décalage d’adresse correct pour transporter read_source valeur, comme indiqué dans le Tableau 21 du Guide de l’utilisateur de la mise à jour à distance Intel FPGA IP. Dans les périphériques Cyclone IV, vous ne pouvez lire l’état de déclenchement de la reconfiguration que pendant read_source = 01 (source de la condition de déclenchement de la reconfiguration du statut précédent 1) et read_source = 10 (source de la condition de déclenchement de la reconfiguration du statut précédent 2). Vous pouvez ainsi lire le registre RU_RECONFIG_TRIGGER_CONDITION à l’adresse offset 0x19 (read_source=01) ou à l'0x1A (read_source=10).