ID de l'article: 000074556 Type de contenu: Dépannage Dernière révision: 21/01/2014

Pourquoi le disque dur IP pour le downtrain PCI Express de Gen3 x8 à Gen3 x1 dans la simulation ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 12.1 du logiciel Quartus II et les versions précédentes, le Stratix V Hard IP pour les bancs d’essai PCI Express, de Gen3 x8 à Gen3 x1.

Ce problème affecte uniquement la simulation et ne cause aucun problème matériel.

Résolution

Pour contourner ce problème, passez au logiciel v12.1SP1 ou une version ultérieure.

Produits associés

Cet article concerne 5 produits

FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V GX
FPGA Arria® V GZ
FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.