Pourquoi l’exécution du KEY_VERIFY JTAG rend-elle les...

Descriptif

L’instruction JTAG, KEY_VERIFY est l’une des nombreuses instructions JTAG non obligatoires qui sont désactivées lorsque le bit de protection inviolable est activé dans les Stratix® V, Arria® V ou Cyclone® V FPGAs. Lors de l’exécution d’une instruction non obligatoire comme KEY_VERIFY lorsque le bit de protection inviolable est programmé, TDI pointe vers le registre BYPASS. C’est pourquoi l’exécution de l’instruction KEY_VERIFY lorsque le bit de protection inviolable a été configuré entraîne le retour d'0x0 (hex).

Résolution

Pour vérifier si le bit de protection contre les falsifications a été programmé dans un périphérique, changez un schéma défini par l’utilisateur lors de l’exécution de l’instruction KEY_VERIFY et vérifiez que le schéma TDO reçu a un changement de « 0 »,

Par exemple, supposez que vous changez de 0x15A (1 0101 1010 en binaire). Si le bit de protection contre les falsifications a été programmé, puisque KEY_VERIFY=BYPASS, vous devez vous attendre à 0 1011 0100 où le dernier 0 est le contenu du registre BYPASS.

Produits associés

Cet article concerne 14 produits

FPGA Arria® V GT

FPGA SoC Arria® V ST

FPGA Arria® V GX

FPGA Arria® V GZ

FPGA SoC Arria® V SX

FPGA Cyclone® V E

FPGA Cyclone® V GT

FPGA SoC Cyclone® V SE

FPGA Stratix® V GS

FPGA SoC Cyclone® V ST

FPGA SoC Cyclone® V SX

FPGA Stratix® V E

FPGA Stratix® V GT

FPGA Stratix® V GX

Sélectionnez votre langue

Utilisation de la recherche Intel.com

Liens rapides

Recherches récentes

Recherche avancée

Rechercher uniquement dans

Pourquoi l’exécution du KEY_VERIFY JTAG rend-elle les 0x0 (hex) après que le bit de protection inviolable a été programmé dans les périphériques Stratix V, Arria V ou Cyclone V ?

Environnement

Vous avez besoin d'aide ?

Avertissement