Cette erreur peut être constatée dans le logiciel Intel® Quartus® Prime Standard Edition lorsque l’entrée d’horloge de référence d’une boucle à verrouillage de phase (PLL) est connectée à la sortie de l’IP Detérisateur interne dans Intel MAX® 10 périphériques.
Pour éviter cette erreur, vous ne devez pas alimenter l’entrée d’horloge de référence d’une boucle à phase verrouillée (PLL) avec la sortie de l’IP Detéristeur interne .