Pourquoi certaines options de fréquence d’horloge d’entrée ne sont-elle pas répertoriées dans le plug-in-Manager MegaWizard ALT2GXB des versions 7.1 SP1, 7.2 ou 7.2 SP1 du logiciel Quartus II ?

Dans les versions 7.1 SP1, 7.2 et 7.2 SP1 du logiciel Quartus® II, le plug-in MEGAWizard ALT2GXB n’indique pas certaines fréquences d’horloge d’entrée lorsque vous sélectionnez des valeurs spécifiques de la division des débits de données sur la page générale.  Par exemple, la fréquence d’horloge d’entrée de 106,25 MHz n’est pas indiquée lorsque vous sélectionnez un taux de données de 4 250 Mbit/s avec un facteur de division de débit de 4. Dans la version 7.1, la fréquence de 106,25 MHz était indiquée.

La mégafunction restreint certaines fréquences, car les détecteurs de fréquence de phase (PFD) de chaque Stratix® II GX TXPLL et RXPLL nécessitent une fréquence d’horloge de référence minimale de 50 MHz. Jusqu’à la version 7.1 du logiciel Quartus II, l’assistant ALT2GXB comprenait des fréquences d’horloge d’entrée pour des valeurs spécifiques du facteur de division des débits de données qui semblent violer la limite pfD de la PLL RX. Par exemple, pour un taux de données de 4 250 Mbit/s et un facteur de division de taux de données de 4, la valeur de la fréquence d’horloge d’entrée de 106,25 MHz semble violer le minimum de fréquence d’horloge d’entrée de 50 MHz pour le pfD dans le RXPLL, car le taux de données de 106,25 MHz est divisé par 4 avant qu’il ne soit fourni au pfD. Cependant, dans ce cas, le fitter du logiciel Quartus II modifie les valeurs de multiplicateur et de diviseur du RXPLL et sélectionne les valeurs appropriées de sorte que la fréquence minimale de 50 MHz soit respectée à l’entrée du pfD. Les versions du logiciel Quartus II 7.1 SP1, 7.2 et 7.2 SP1 limitent incorrectement ces types de valeurs de fréquence d’horloge d’entrée dans l’assistant. Le paramètre 106,25 MHz est un paramètre valide pour la fréquence d’horloge d’entrée dans ce cas.

Pour contourner cette restriction dans les versions 7.1 SP1, 7.2 ou 7.2 SP1, suivez ces étapes :

1. Dans le gestionnaire de plug-in MegaWizard pour la mégafunction ALT2GXB, sélectionnez toute valeur indiquée dans la liste Quelle est la fréquence d’horloge d’entrée ?
2. Remplissez l’assistant pour générer le fichier de l’instancation megafunction cusomized.
3. Modifiez le paramètre suivant dans le fichier de l’emballage généré pour modifier la fréquence d’horloge d’entrée à une valeur autorisée dans la version 7.1 du logiciel Quartus II.
   • Pour la configuration TX uniquement :
     alt2gxb_component.cmu_pll_inclock_period
   • Pour la configuration RX uniquement :
     alt2gxb_component.rx_cru_inclock_period
   • Pour une configuration en duplex complet :
     alt2gxb_component.cmu_pll_inclock_period Et alt2gxb_component.rx_cru_inclock_period

   Ces paramètres sont spécifiés dans la période de temps (en ps). Convertissez une valeur de fréquence d’entrée valide (celle qui a été autorisée dans la version 7.1) en une période de ps.

   Par exemple : pour définir un débit de données de 106,25 MHz pour un taux de données de 4 250 Mbit/s avec le facteur de division de débit de données de 4 pour une configuration duplex complète, définissez ce qui suit :

   alt2gxb_component.cmu_pll_inclock_period = 9412
alt2gxb_component.rx_cru_inclock_period = 9412
   (Notez que 9 412 ps = 1/106,25 MHz)

4. Compilez la conception à l’aide du fichier de l’emballage modifié.

Pour simuler la conception, générer des fichiers de netlist de simulation à l’aide du logiciel Quartus II. Pour générer une netlist pour la simulation fonctionnelle, procédez comme suit :

1. Dans le menu Affectations, choisissez Paramètres.
2. Sous Paramètres de l’outil EDAChoisir Simulation.
3. Sélectionnez le Nom de l’outil pour votre outil de simulation tiers.
4. Dans le Format de la liste de sorties liste, sélectionnez VHDL ou Verilog en fonction de vos exigences.
5. Dans le Répertoire de sortie champ, précisez le répertoire pour le fichier .vo ou .vho.
6. Cliquez surPlus de paramètres et définissez Générer une netlist pour la simulation fonctionnelle uniquementÀ Sur.
7. Compilez le module de haut niveau de votre conception qui contient l’alt2gxb (et toutes les instances alt2gxb_reconfig si le bloc alt2gxb_reconfig est utilisé dans la conception).

• Remarque : vous devez connecter le reconfig_fromgxb Et reconfig_togxb ports entre les instances alt2gxb et alt2gxb_reconfig. Sinon, le logiciel Quartus II supprime ces ports, et le fichier de modèle de simulation .vo ou .vho généré ne fonctionne pas comme prévu.

Ce problème a été résolu à partir du logiciel Quartus II version 8.0.