ID de l'article: 000074405 Type de contenu: Dépannage Dernière révision: 07/03/2014

Pourquoi un petit nombre de broches GND dans les fichiers pin-out de Stratix V, Arria V ou Cyclone V possèdent-ils la désignation de banque D/S, alors que les autres ne le font pas ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Les broches GND qui ont été désignées par la banque dans les fichiers pin-out des périphériques Stratix® V, Arria® V ou Cyclone® V sont définies comme des broches de fond de programmation. Ils doivent être traités comme toutes les autres broches GND du périphérique.

Produits associés

Cet article concerne 15 produits

FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Stratix® V GT
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.