La valeur parasitique RLC de chaque broche de Intel® Stratix® 10 périphériques n’est pas incluse dans le fichier stratix10 rlc.xls qui peut être téléchargé à partir des modèles IBIS pour les périphériques Intel®
Vous devez d’abord générer le modèle IBIS en fonction de votre périphérique cible et activer l’option RLC lors de la génération du modèle.
Vous pouvez générer un fichier de modèle IBIS avec Intel Quartus logiciel Prime® Edition en fonction de votre appareil cible et de votre broche et obtenir la valeur RLC en suivant ces étapes.
Accédez aux paramètres (> paramètres de l’outil EDA- > analyse de l’intégrité des signaux au niveau de la carte - format > : IBIS et activez le selecteur de modèle et étendez le selector de modèle.
Compilez ensuite la conception après avoir appliqué ces paramètres.
La valeur RLC de chaque broche utilisée dans votre projet sera incluse dans le fichier *.esthlés généré comme indiqué dans l’exemple ci-dessous. Les valeurs RLC sont répertoriées dans la colonne de droite.
[Broche] signal_name model_name R_pin L_pin C_pin
|
AA1 tx_datak(2) ~pad 18_rtin_lv 1075,3m 6,327nH 2,200pF
18_rtin_lv AA2 tx_parallel_data(2) ~pad 976,1m 5,828 nH 2,147pF
AA4 tx_parallel_data(15)~pad 18_rtin_lv 831,8m 4,855 nH 1,948pF
PUISSANCE AA5 VCCIO3A
18_rtin_lv AA8 tx_parallel_data(20) ~pad 969,1m 5,378 nH 2,470pF
AA9 tx_datak(1) ~pad 18_rtin_lv 993,4m 5,810 nH 2,499pF
AB1 tx_parallel_data(24)~pad 18_rtin_lv 1074,7m 6,252 nH 2,237pF