ID de l'article: 000074346 Type de contenu: Dépannage Dernière révision: 25/03/2015

Pourquoi la simulation échoue-t-elle pour le Megacore RapidIO II lorsqu’il utilise VHDL ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif En raison d’un problème avec le logiciel Quartus® II, la simulation tombera en panne pour le mégacore RapidIO II lorsque le modèle de simulation est généré à l’aide de VHDL.
Résolution

Vous devez utiliser le modèle de simulation Verilog.

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.