Non, l’émetteur-récepteur PHY (ALT2GXB, ALT_GXB et IP Native PHY) en mode Gigabit Ethernet ne peut pas compenser les différences de fréquence d’horloge entre l’horloge récupérée et l’horloge de référence pendant la négociation automatique 1000BASE-X/SGMII.
Le rate Match FIFO de l’émetteur-récepteur PHY est capable d’insérer ou de supprimer les deux premiers octets d’ensembles /C2/ commandés lors de la négociation automatique. Cependant, l’insertion ou la suppression des deux premiers octets d’ensembles /C2/ commandés peut entraîner le fonctionnement incorrect de la machine d’état PCS 1000BASE-X/SGMII.
Reportez-vous à la note d’application AN 537 mettant en œuvre la conformité de la suite de test UNH-IOL dans Arria® conceptions Gigabit Ethernet GX et Stratix® II GX (PDF).
Cette note d’application peut être appliquée à toutes les familles de périphériques.