ID de l'article: 000074280 Type de contenu: Dépannage Dernière révision: 12/06/2020

Quelles sont les directives correctes pour le partage des VCCIO_UIB_ (BL, TL) , VCCIO_SDM, VCCIO et VCCIO3V lors de l’utilisation Intel Stratix d’appareils 10® MX ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans Intel® Stratix® lignes directrices sur la connexion des broches de la famille de périphériques 10 versions 2020.04.20, les tableaux 47 et Table-48 intitulés Directives de partage de l’alimentation pour Intel Stratix® spectacle 10 MX (E-Tile) VCCIO_UIB_ (BL,TL) , VCCIO_SDM, VCCIO et VCCIO3V partageant la même tension par erreur.

VCCIO_UIB_ (BL, TL) doit être de 1,2 V, VCCIO_SDM doit être de 1,8 V. VCCIO et VCCIO3V sont variables. VCCIO, VCCIO3V et VCCIO_SDM peuvent être partagées avec 1,8 V du même régulateur lorsqu’ils sont tous de 1,8 V.

Résolution

Ce problème est résolu depuis la version 2020.10.23 des directives de connexion des broches de la famille de périphériques Intel® Stratix® 10 .

Produits associés

Cet article concerne 1 produits

FPGA Intel® Stratix® 10 MX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.