ID de l'article: 000074274 Type de contenu: Dépannage Dernière révision: 29/04/2020

Pourquoi le déclenchement de la reconfiguration échoue-t-il après la programmation du flash via Parallel Flash Loader FPGA IP ou Parallel Flash Loader II FPGA IP lors de l’utilisation de fichiers JAM/JBC ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour chargeur Flash parallèle
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec les fichiers JAM/JBC générés dans le logiciel Quartus® Prime version 20.1 et antérieure, si le schéma de configuration Passive Serial (PS), Fast Passive Parallel (FPP) ou AVST est réalisé avec Parallel Flash Loader FPGA IP (PFL) ou Parallel Flash Loader II FPGA IP (PFL II), le déclenchement de reconfiguration échoue après la programmation du flash à l’aide de fichiers JAM/JBC.

    Résolution

    Avant de déclencher la reconfiguration via PFL IP ou PFL II IP ou de basculer la cible de configuration FPGA la broche nconfig de la cible, vous devez exécuter l’action de « Détection automatique » via Quartus® Prime Programmer. Si vous ne pouvez pas accéder à Quartus® Prime Programmer, contactez-assistance Intel Premier pour obtenir de l’assistance supplémentaire.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.