Non. Tableau 2. Les broches de configuration/JTAG de Intel® MAX® directives de connexion des broches de la famille de périphériques 10 FPGA version 2017.12.15 sont dotées des directives suivantes pour les broches CONFIG_SEL :
Connectez une tirantie 10 K L faible ou une déconnecteur 10 K L faible à cette broche de manière externe pendant la phase de mise sous tension.
Lorsque vous utilisez le mode double image de configuration, vous devez connecter une résistance de pull-up faible ou une faible résistance descendante à la broche CONFIG_SEL en externe pour sélectionner une des deux images de configuration pendant la phase de mise sous tension.
Mais lorsque vous n’utilisez pas le mode double image de configuration, vous n’avez pas besoin de connecter une résistance à la tirette faible ou une faible résistance à la broche CONFIG_SEL. En mode image à configuration unique, l’image 0 est chargée après la mise sous alimentation sans échantillonnage de la broche CONFIG_SEL.
Reportez-vous au dernier document, tableau 2. Consignes de connexion des broches de la famille de périphériques Intel® MAX® 10 FPGA.