ID de l'article: 000074248 Type de contenu: Dépannage Dernière révision: 01/04/2019

Le processeur Intel® Max® 10 double configuration Intel FPGA IP cœur peut-il déclencher des opérations de lecture à partir de plusieurs registres dans une seule opération à partir du décalage 2 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui.  Dans la configuration Intel® Max® 10 double configuration Intel FPGA IP cœur, vous devez déclencher le fonctionnement souhaité du décalage 2 avant toute opération de lecture des décalages 4, 5, 6 et 7.  Le décalage 2 a 4 bits pour déclencher le fonctionnement de la lecture à partir de 4 registres.  Ces bits ne sont pas à chaud.  Vous pouvez ainsi activer plusieurs bits dans le décalage 2 pour déclencher des opérations de lecture à partir de plusieurs registres.

    Veuillez noter que la durée jusqu’à ce que ubusy de-austrage après le fonctionnement du décalage 2 s’allonge à mesure que le nombre de registres à lire augmente.

     

     

    Résolution

    Reportez-vous au tableau 36 du Intel® MAX® guide de configuration de 10 FPGA.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.