ID de l'article: 000074230 Type de contenu: Messages d'erreur Dernière révision: 11/12/2018

Avertissement critique (332168) : les transferts d’horloge suivants n’ont aucune affectation d’incertitude d’horloge. Pour obtenir des résultats plus précis, appliquez les affectations d’incertitude d’horloge ou utilisez la commande derive_...

Environnement

    FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous voyiez l’avertissement critique ci-dessus pendant l’étape du fitter lors de la compilation de l’IP du contrôleur mémoire UniPHY.

Résolution

Vous pouvez ignorer en toute sécurité ce message d’avertissement critique.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® III

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.