ID de l'article: 000074228 Type de contenu: Dépannage Dernière révision: 08/02/2013

Mettre à jour les noms d’instance BFM de certains périphériques des systèmes HPS Qsys

Environnement

    Édition d'abonnement Intel® Quartus® II
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Si vous générez une IP de système de processeur dur (HPS) dans Qsys qui contient un contrôleur Flash NAND, une interface périphérique série en file d’attente (QSPI) Contrôleur Flash ou contrôleur SPI (Serial Peripheral Interface), compilation du modèle de simulation Verilog généré par Qsys pourrait Échouer.

Résolution

Mettre à jour le sous-composant BFM (Bus Functional Model) suivant noms d’instancation dans le nom de conception du composant __fpga_interfaces :

  • Passage nand à nand_inst
  • Passage qspi_sclk_out à qspi_sclk_out_inst
  • Passage spim0_sclk_out à spim0_sclk_out_inst
  • Passage spim1_sclk_out à spim1_sclk_out_inst

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.