ID de l'article: 000074184 Type de contenu: Dépannage Dernière révision: 05/11/2013

Pourquoi mon interface de contrôleur DDR2 UniPHY n’est-elle efficace que de 50 % pour les commandes de lecture ou d’écriture retour en arrière ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le contrôleur hautes performances II (HPCII) utilisé par les cœurs DDR2 UniPHY et ALTMEMPHY émet des problèmes de retour aux commandes de lecture/écriture dos sur chaque autre cycle d’horloge du contrôleur afi_clk ().

    Si la longueur de rafale est définie sur 4 pour un contrôleur à demi-taux, le contrôleur n’utilisera que 50 % de l’efficacité maximale du bus. Il s’agit d’un comportement attendu du contrôleur demi-taux pour la durée de rafale de 4 implémentation.

    Résolution

    Il existe deux solutions :

    1. Utilisez un contrôleur HPCII de pleine vitesse lorsque vous définissez la longueur de rafale à 4.
    2. Utilisez un contrôleur HPCII demi-taux lorsque vous définissez la longueur de rafale à 8.

    Produits associés

    Cet article concerne 8 produits

    FPGA Stratix® II GX
    FPGA Stratix® V GX
    FPGA Stratix® II GT
    FPGA Stratix® IV E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V E
    FPGA Stratix® III

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.