ID de l'article: 000074174 Type de contenu: Information et documentation de produit Dernière révision: 19/12/2019

Comment connecter les broches de RREF_SIPAUX sur Intel® Stratix® périphériques 10 TX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les broches RREF_SIPAUX possèdent les mêmes consignes de connexion que les autres broches RREF sur Intel® Stratix® 10 périphériques, et doivent donc être connectées à une résistance 2 k L (±1 %) à la mémoire GND.

Résolution

Ce problème est résolu à partir de la version 2020.10.23 des directives de connexion de la famille de broches Intel® Stratix® famille de périphériques 10.

Produits associés

Cet article concerne 4 produits

FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 NX
FPGA Intel® Stratix® 10 TX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.