En raison d’un problème dans la version 20.1 Pro Edition et Standard Edition du logiciel Intel® Quartus® Prime et versions antérieures, il est possible que le Intel FPGA IP d’interface generic serial flash ne devance pas le nCS en écriture, lorsque les deux conditions suivantes sont remplies.
- Plusieurs opérations de mémoire sont indiquées en gros plan à partir du port CSR
- Une opération de registre de la mémoire en lecture, telle que l’état de lecture, le registre de l’état de l’indicateur, est indiquée juste après qu’une opération d’activation de l’écriture a été indiquée.
Lorsque le problème se produit, les nCS ne basculent pas de jeu et DCLK ne bascule pas de manière serdente pendant un certain temps, même après l’envoi du code de commande d’activation de l’écriture.
Pour contourner ce problème, ajoutez le nombre de cycles d’intervalle suivants ou plus entre les instructions du port de stockage CSR.
Le nombre de cycles d’intervalle entre les instructions = diviseur de taux Ivisor * 15 (cycles d’horloge d’entrée IP)
Ce problème a été résolu depuis Intel Quartus version 20.3 du logiciel Prime.