ID de l'article: 000074008 Type de contenu: Dépannage Dernière révision: 20/10/2016

Pourquoi mon ALTDQ_DQS2 IP ne correspond-elle pas ?

Environnement

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cette erreur peut être constatée dans le logiciel Intel® Quartus® Prime Standard Edition sur une conception contenant le ALTDQ_DQS2 IP. Cette erreur se produit lorsque le signal read_write_data_io se retourne vers la logique du cœur :

    Erreur (170143) : la tentative d’adaptation finale a échoué

    Info (170138) : Échec de l’acheminement du ou des signaux suivants

    Info (170139) : signal « |altdq_dqs2_:|input_path_gen[*].read_fifo_out[*]]

    Résolution

    Pour éviter cette erreur, supprimez l’read_write_data_io signal qui s’alimente vers le cœur. Ce commentaire sur la connexion du cœur n’est pas autorisé.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V
    FPGA et FPGA SoC Cyclone® V
    FPGA et FPGA SoC Arria® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.