ID de l'article: 000074007 Type de contenu: Messages d'erreur Dernière révision: 23/11/2016

Avertissement (332088) : il n’existe aucun chemin entre la cible d’horloge « *|altpcie_a10_hip_pipen1b|wys|core_clk_out » de l’horloge « dut|wys~CORE_CLK_OUT » et sa source d’horloge. En supposant une latence d’horloge nulle source.

Environnement

  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 16.1 et antérieures du logiciel Quartus® Prime, vous pouvez voir cet avertissement lors de la compilation des conceptions contenant le Arria® 10 IP dur pour PCI® Express.

    Résolution

    Cet avertissement peut être ignoré en toute sécurité.

    L’avertissement doit être retiré d’une prochaine version de l’IP dur Arria 10 pour PCI Express.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.