Problème critique
En raison d’un problème avec l’IP PHY émetteur-récepteur Intel® Arria® 10 natif dans la version 16.1 du logiciel Intel® Quartus® Prime Standard Edition, la conception de plusieurs canaux générées avec le prédéfini BASE-R 10G contiendra un mappage incorrect des ports rx_control.
Ce problème se produit uniquement dans l’IP PHY émetteur-récepteur natif lancé à Qsys (maintenant Platform Designer), alors qu’elle n’affecte pas l’IP PHY de l’émetteur-récepteur natif lancé avec le catalogue IP.
Exemple d’explications telles que ci-dessous :
- Rx_control port IP de l’émetteur-récepteur NativePHY est un port de largeur de 20 bits. Le nom du signal est RX_control bit[19:0]
- RX_control mappage d’encodage de port pour le prédéfinie 10GBASE-R utilise les 8 premiers bits uniquement, ce qui est bit[7:0], tandis que le bit[19:8] n’est pas utilisé.
- Par conséquent, si 2 canaux d’émetteur-récepteur sont activés, RX_control pour ch0 is bit[19:0], ch1 is bit[39:20]
- ch0 non utilisé bit is bit[19:8] tandis que le bit utilisé est bit[7:0]
- ch1 bit non utilisé est bit[39:28] tandis que le bit utilisé est bit[27:20]
- L’émetteur-récepteur Qsys NativePHY IP ch1 se connecte rx_control à tort au bit[135:128] au lieu de bit[27:20].
- Le décalage d’adresse correct pour rx_control doit être de 20 au lieu de 128
Les utilisateurs peuvent modifier le script TCL suivant pour contourner le problème.
- Recherche l’interface.tcl dans le dossier d’installation du logiciel Intel Quartus Prime
- ip\altera\alt_xcvr\altera_xcvr_native_phy\altera_xcvr_native_vi\tcl\interfaces.tcl
- Recherchez « proc ::altera_xcvr_native_vi::interfaces::elaborate_rx_control » dans le script TCL
- Modifiez et corrigez le codage ci-dessous
- définissez add_offset [expr 128 * $PROP_IFACE_SPLIT_INDEX] doit être corrigé pour définir add_offset [expr 20 * $PROP_IFACE_SPLIT_INDEX]
Ce problème sera résolu dans une version ultérieure du logiciel Intel® Quartus® Prime Standard Edition et du logiciel Intel® Quartus® Prime Pro Edition